(54) IMAGE DATA GENERATING CIRCUIT


(11) 2-173819 (A) (43) 5.7.1990 (19) J


(21) Appl. No. 63-327801 (22) 27.12.1988 (71) KYOCERA CORP (72) MAKOTO KOGA

(51) Int. Cl5. G06F3/12,G06F15/64

PURPOSE: To attain the effective use of a memory element by setting two memory areas at a prescribed address area in the same memory element in a state where they can overlay with each other and performing the access actions to both memory areas via different local buses.

CONSTITUTION: A microprocessor MPU 1 is prepared together with a control ROM 2, a font ROM 3, and an interface 4 for a host computer 5. These component parts are connected to an MPU bus 30. At the same time, a shared RAM 10 containing a system area 10A and a video area 10B which can overlay with each other is connected to the bus 30 via a RAM interface 20 and local buses 21 and 22. Thus the access actions are carried out between the area 10A serving as a system RAM memory and the area 10B serving as a picture RAM and other devices or between both areas 10A and 10B in terms of software under the control of the MPU 1. As a result, the effective use of a memory element is attained without increasing the undesired capacity of the memory element.





8: engine. 9: engine control part ROM. 23: signal production part. 25: arithmetic control part. 28: RAM control part. a: address control. b: arithmetic part. c: driver

19日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

@int. Cl. 3

識別記号

庁内整理番号

平2-173819

G 08 F 3/12

3/12 15/64 450 B

8323~5B 8419~5B ❸公開 平成2年(1990)7月5日

審査請求 未請求 請求項の数 1 (全5頁)

❷発明の名称

イメージデータ生成回路

②特 顋 昭63-327801

愛出 顧 昭63(1988)12月27日

⑫発明者 古 賀

三重県度会郡玉城町野篠字又兵衛704-19 京セラ株式会 社三重玉城工場内

の出願人 京セラ株式会社

京都府京都市山科区東野北井ノ上町5番地の22

四代 理 人 弁理士 高橋 昌久

明細 葡

1、免明の名称

イメージデータ生意回路

2. 特許 請求の範囲

3、発明の詳細な説明

「選業上の利用分野」

本発明は、ドット単位に展開したイメージデータを生成するイメージデータ生成回路に係り、特に前記イメージデータ等を格納するメモリと他のディバイスとのアクセス動作がMPU の創御下で行われるイメージデータ生成回路に関する。

「従来の技術」

従来より、マイクロコンピュータにより構成される各種応用システム分野においては、システム分野においては、システム 設計の容易化と汎用化更には低価格化等を図る為に、マイクロコンピュータを構成する各種機能を、NPU、コントロールLSI、メモリLSIのように分割化し、これらの機能モジュール(以下デバイスという)同士をボード等に 形成された NPU バスを介して接続し、所定の制御を行うよう構成されている。

例えばページプリンタのコントロール部に組込まれるイメージデータ生成団然においては、第3 図に示すように、#PU L の制御用プログラムが格 熱されている 初 関用 RON 2 (徒 出 し 専用 メモ リ)、文字、記号等の字体パターンが格納されて

特開平2-173819(2)

いるフォントBON J 、インタフェース4 を介して ホストコンピュータ5 傷より入力した画像データ を格納するパッファメモリとして又NP8 しのワー クメモリとして機能するシステムRAN & (放吟書 込み可憶メモリ)、 ѸシステムRAN B に格納され た画像データに基づいてドット単位に展開したイ メージデータを格的するビデオRAN 7 等のメモリ デパイスに加えて、ビデオRAE 7 よりプリンタエ ンジン8 に南象データを送会するプリンタ儲御部 8 等のコントロールデバイス等から構成され、こ れらはいずれもNPO パス30を介してNPO 1 に拉続 し、MPU t のプログラム機構下で輸配メモリ同士 又は隷メモリと他のディパイスとのアクセス動作 を行いながら前配システムRAN B に格納された道 東データに並づいてフォントRON st より読み出し た文字パターンをビデオRAN 7 にドット単位に展 勝してイメーツデータとして格納するとともに、 はイメージデータを一スキャンラインづつプリン 夕創御部8個に転送しつつ鯨削労邸8 でシリアル 夜換しながらプリントエンジン8 僧に送信し、所

場合、この2Kbit の不足のために、メモリ素子をさらに数量過知するか又は大容量のIRbit のメモリ素子を用いねばならず、結果として豊かなメモリー不足の為に2倍のメモリー素子数が必要となりコストパーフォーマンス的に極めて問題である。

本発明はかかる従来技術の欠点に鑑み、メモリま子の共用化を図る事により不必要にメモリ素子容量を増やす事なくその効率的利用を図ったイメージデータ生成回路を提供する事を目的とする。

「規題を解決する為の手段」

先ず、府記したようにシステムRAN 8 とビデオRAN 7 のいずれも失々個別に別個のメモリ案子 で 構成する理由は、ONA コントローラ等のように HPU 1 と無関係にハード的に前記RAN メモリとア クセスを行う場合に、NPU 1 値でどのメモリ 領域 が現在アクセスし且つ必要な情報が書込まれてい るかを把握するのが不可能である為に、各RAN メ モリのメモリ案子を失々個別に設け、メモリ領域 定の印字動作を行う様に構成されている。 「発明が解決しようとする段階」

かかるイメージデータ生成回路は、システム BAN B とビデオRAN 7 のいずれも失々復別に別側 のメモリ男子で構成している為に、これらのメモ リ領域がメモリマップ上完全に分離でき、ハード ウェアのブロック分けが容易である為に、例えば ハードウエーア的処理にてデータ転送を行うDNA コントローラ符を組込んだ装置には有利である が、前記メモリ第子の容量は例えば、84Kbit、 258Kbit . läbit 等のように、2ª (nは葱 数) Kbit数に規定されている為に、例えば8× 100%bit のビデオRAN 7 を構成する場合において は対応する官量のメモリ素子が存在しない為に、 258 it のメモリ素子を 4 信使用(戦客景 8 × 128Kbit) しなければならず。この事はピデオ RAN 7 のメモリ領域内に8×(128-100Kbit) = 8 X28Kbit分の余白領域が常に存在する事となり、 メモリの無事利用の面から好ましくない。

一方逆に、ビデオRAN 7 が8×130Kbii 必要な

がメモリマップ上完全に分離可慮に構成する必要 がある。

しかしながらXPU 1 の解御下でソフト的に前記
RAN メモリがアクセス動作を行う場合には、XPU
1 倒でどのメモリ領域が現在アクセスし且つ必要な情報が書込まれているかを把握するのは容易である為に、メモリ領域をメモリマップ上完全に分離させずにオーバレイした状態にあっても相手のメモリ領域の余白領域にデータの書込みを行う事が可能である。

本発明はかかる若想に基づいて創作されたもの c.

①先づ、前配システムRAN 8 メモリとして機能する別1のメモリ領域10A と、前配画像RAN として機能する第2のメモリ領域10B とを有し、これらの各メモリ領域10A 10B と他のデバイス又は前記メモリ領域10A 10B 相互間のアクセス動作がNPC 1 の制御下にソフト的に行われる事を祭1の特徴とする。

本発明でいうオーバレイとは同一のメモリ妻子

の中に仮に2つのRAN が介在させたとしてこれを一つのRAN 初街部からコントロールする。 音換えると、仮想的なアドレス又は仮想配憶領域から何一の案子の中の複数のRAN 領域をコントロールすることをいう、従って一つのジェブのためのプログラムルーチンが主記憶領域に入りきれないとしてこれを解決するための手法を意味するものではない。

の第2の特徴とする所は前記各メモリ領域 10A,108 が次々互いにオーバレイ可能に、同一の メモリ帯子10内の所定アドレス領域に設定した点 にある。

② 第 3 の特徴とする所は、前記名メモリ領域 10A,10B のアクセス動作が共通するバスではな く、 APU バス30に接続された夫々異なるローカル バス21、22を介して行う点にある。

「作用」

かかる技術手段によれば、イメージデータ生成 回路に組込まれる2種類のRAM メモリを夫々側別 にモジュール化する事なく、関一のメモリ案子10

れば他方のメモリ有効関域が設少する事となり、この結果メモリ素子10やモのメモリ容量を不必要。に増やす事なく一層効率的な利用を図る事が出来る。

時、前記各メモリ領域10A.10Bには失々異なる種類のデータが格納される為に、共通するバスを介してリード/ライトを行うとデータ処理が混乱するのみならずスタック操作事を行う場合に処理データに誤りが発生する場合がある。

そこで本発明は前記各メモリ領域!0A,10Bのリード/ライト数作を夫々個別のデータバス21、22を介して行ない、これにより前記の欠点が解説されるのみならず、各データバス21、22に夫々固有のデータ処理を行うのに必要な複雑モジュール等を介在させる事が出来る。

又前記データバスはNPU バス30に複線された ローカルバス21、22である為にNPU 1 の削御を行う上で何ら支撑になる事はない。

「実施例」

以下、図画を参照して本発明の好達な実施例を

内に形成出来る為に、その分メモリ書子10の個数 を削減出来る。

又前配同一のメモリ案子10内に形成されたメモリ領域10A、10B は、メモリマップ上分離して形成しているのではなく互いにオーバレイ可能に形成した為に、XPU 1 の制御によりソフト的に放メモリ案子10のすべてのアドレス空間にわたり、システムRAN 8 用のメモリ領域10A としても、又ピデ
をRAN 7 用のメモリ領域10B としても使用する本が出来、フレキシブルに各メモリ領域10A、10B にメモリ容量を設定出来る。

而も前記例メモリ領域10A,108 は、互いに最大メモリ容量を阿時に並行して使用するものではなく、ビデオRAN 7 用のメモリ領域(以下ビデオ領域108 という)にイメージデータが雷込まれた後のシステムRAN 6 用のメモリ領域(以下システム領域10A という)の入力データ格的部分、ブリンタエンジン8 側に転送後のイメージデータ格的部分をよいずれも新規なデータが普き込み可能となる為に、結果として一方のメモリ有強領域が増大

例示的に詳しく説明する。ただしこの実施例に記 載されている構成部品の寸法、材質、形状、その 相対程数などは特に限定的な記載がない戻りは、 この発明の範囲をそれのみに限定する無管ではな く、単なる説明例に過ぎない。

第1図は本是明の変施例に係るイメージデータ 生成回路の全体プロック図、第2図はその要額構成を示す詳細プロック図である。

本データ生成函路は第3回と同様に、NPU i 、 制御用 RON 2 、フォント RON 3 、ホストコン ピュータ5 用インタフェース4 とを有し、これら はいずれも APU パス30に接続されている。

10はシステム領域とビデオ領域108 の各メモリ 領域104、108 が夫々互いにオーバレイ可能に構成 されている共用RAN 10で、RAN インタフェース20 とローカルバス21、22を介してNPU バス30に接続 されている。又プリンタエンジン8 はプリンタ 制 御得9 を介して前配共用RAN 10に接続されている。

23はMPU 1 の加賀下で前記共用RAN LG内の各人

特团平2-173819(4)

モリ 領域 IQA,108 と他のデバイス間でアクセス動作を行う為に必要な信号生成部である。

第2 図は剪記共用RAN 10と NPU バス30間の評組 物定を示し、前記共用RAN 10のシステム領域と NPU パス30間をアクセスする為の一のローカル データバス21には双方向パスドライバ/レシーバ (以下ドライバ24という)が、又ピデオ領域19B と NPU バス30間をアクセスする為の第2のローカ ルデータバス22には第2のドライバ25と演算324 を失々介在させ、放夫々のデータバス21、22は信 号生成第23よりのセレクト信号に基づいて前記ド ライバ24、25をアクティブにする事により対応するメモリ領域104、108 と NPU バス30間をアクセス させる事が出来る。

27はNPU (よりのコントロール母号に基づいて前記教算部28を開導する演算制御部、28は、NPU の制御下に前記各データバス21、22より転送された各種データを所足のアドレス領域に格納する為のRAN 飼育部である。

次にかかる構成に基づくイメージデーを生成回

タが書込まれれた袋の瀬像データは既に不要である 為に、 その指定アドレスを更新してイメージ データを書込む事が可能となる。。

この結果、ビデオSAN 7 には、実際に変示(印刷)されるイメージと 1 : 1 で対応するドットパターン状の画像データが格納される事になる。

尚庸配動作は金てMPU 1 の創得下で行われる。

「発明の効果」

路のアクセス動作について説明する。

先ず、信号生成部27よりのセレクト信号により ドライバ24をアクティブにした後、インタフェー スしを介してホストコンピュータからの文字コー ドに対応する信号を輝像データとして入力しMPU バス30を介してデータパス21に載せる。そして該 データを共用RAN LBのシステム領域の、RAN 制御 部28により指定されたアドレスに格納した後、該 格朝された画像データをデータパス21及びKPB パ ス30を介してフォントROM 3 に付与する事により 頂定の文字パターンを読出し、次に信号生成部27 でピデオRAN 7 セレクト合号を出力してドライバ 25をアクティブにする事により、NPU バス30を介 して該文字パターンをデータパス22に載せ資質部 28で所定のデータ処理をした後、RAN 創御部28の 梅足されたアドレスにより共用RAM iOのビデオ銀 岐19B に前記画像データに対応するイメージデー タとして格舶する。以下かかる動作を繰り返しな がら所足パンド傷のイメージデータをビデオ領域 198 に格動する訳であるが、この質イメージデー

以上記載した如く本発明によれば、メモリ領域が夫々互いにオーバレイ可能にメモリ素子の共同化を図る事により不必要にメモリ素子を登せた。 特に本発明はAPU の制御下におけるRAE 制用のアドレス指定により、空き領域を有効に利用ののアドレス指定により、空き領域を有効に持力により、空きの選を対して異なる種類の置像データを成回路におけいる事が出来る為にイメージデータ生成回路におけいとなる。等の選々の事効を有す。

4. 図面の簡単な説明

第1回は本処明の実施例に係るイメージデータ 生成回路の金体プロック図、第2回はその要部構 成を示す詳細プロック図、第3回は従来技術に係 るイメージデータ生成回路の全体プロック図である。

特許出願人:京セラ株式会社

代理人: 弁理士 高福 品》

